比較表
ツールチェーン一覧表
主要なFPGAツールチェーンとオープンソースフローを1ページにまとめ、バージョン、対応OS、ライセンス階層、ダウンロードサイズとコンパイル時間のクラスを示します。
このページは、FPGAツールチェーンを選ぶ、またはインストールするすべての人のためのものです。ベンダー製スイートとオープンソースフローを並べて、手元のマシンで動くもの、無償版がカバーする範囲、ビルドにかかるおおよその時間を示します。バージョンは2026年11月13日に確認したもので、更新は速いです。
クラスの読み方
| クラス |
ダウンロードサイズ |
典型的なコンパイル時間(小規模設計、10k LUT未満) |
| S |
1 GB未満 |
数秒から1分 |
| M |
1〜10 GB |
1〜5分 |
| L |
10〜50 GB |
5〜20分 |
| XL |
全デバイスファミリを入れると50 GB超(選択インストールで減らせる) |
数十分、大規模SoCやVersalの設計では数時間 |
コンパイル時間はツールよりもデバイス、設計、CPUに左右されるので、クラスは最初の目安にすぎません。
AMD
| ツール |
本稿執筆時点のバージョン |
OS |
ライセンス階層と無償範囲 |
サイズ |
コンパイル |
備考 |
| Vivado |
2026.1(2026.1.1パッチ) |
Windows 10/11、RHELおよびUbuntu LTS |
2026.1から新しい階層モデル: Basic(無償、年次更新、全7シリーズと下位のUltraScaleおよびUltraScale+)、CoreとPro(年額、有償)、EnterpriseとGold(永続、有償)。AMDは2026年5月の最初の発表でBasicをWindows限定としましたが、2026.1の出荷前にLinuxを復活させ、現在のライセンスページでは全階層にWindowsとLinuxが記載されています。無償利用を前提にする前に確認してください。 |
XL |
L〜XL |
2025.1からデバイスの選択インストールが可能。Basicにはマイナー(x.y.1)リリースが提供されない。 |
| Vitis |
2026.1 |
Vivadoと同じ |
Vivadoの階層に従う |
XL |
該当なし |
HLSとVersal AIエンジンの開発に必要。 |
| ISE |
14.7(凍結) |
Windows 7世代、またはLinux仮想マシンイメージ |
無償のWebPACK |
L |
M |
Spartan-6以前のみ。新規開発には使わないこと。 |
Altera
| ツール |
バージョン |
OS |
ライセンス階層と無償範囲 |
サイズ |
コンパイル |
備考 |
| Quartus Prime Pro |
26.3 |
Windows 10/11、RHELおよびUbuntu LTS |
有償サブスクリプション。Agilex 5 Eシリーズ向けに1年間の無償ライセンスが提供され、ツール内から更新可能。申請により90日間の評価版あり。 |
L |
L〜XL |
Agilex、Stratix 10、Arria 10、Cyclone 10 GX。Standardとはプロジェクト形式が異なる。 |
| Quartus Prime Standard |
25.1std |
同上 |
有償の年額サブスクリプション |
L |
L |
Proにない旧ファミリ(Arria V、Cyclone V、Stratix V)。Liteとリリース系列を共有。 |
| Quartus Prime Lite |
25.1std |
同上 |
無償、ライセンスファイル不要 |
M |
M |
Cyclone IV、Cyclone V、Cyclone 10 LP、MAX II、MAX V、MAX 10、Arria IIの1品種。ホビー用と教育用ボードの大半をカバー。 |
Microchip
| ツール |
バージョン |
OS |
ライセンス階層と無償範囲 |
サイズ |
コンパイル |
備考 |
| Libero SoC |
2026.1 |
Windows 11、RHEL 9、AlmaLinux 9、Ubuntu 24.04(Windows 10対応は2025.1が最後) |
Silver(無償、大半の小規模・中規模デバイス、2026.1でMPF300TSとMPFS250TCを追加)、GoldとPlatinum(有償、大規模デバイスと追加ツール) |
L |
M〜L |
Synplify Pro MEを同梱。ModelSim ME Proを含むのは2026.1が最後。 |
Lattice
| ツール |
バージョン |
OS |
ライセンス階層と無償範囲 |
サイズ |
コンパイル |
備考 |
| Radiant |
2026.1(2026.1.1パッチ) |
Windows 10/11、Linux(RHELおよびUbuntu) |
iCE40 UltraPlus、CrossLink-NX、Certus-NX、MachXO3D/MachXO5などは無償ライセンス(ノードロックまたはフローティング)。Avantと一部の大きなNexus品種、および2025.2以降のPCIeやDDR4などの同梱IPにはサブスクリプションが必要。 |
M |
S〜M |
PropelがRISC-V SoCビルダーを追加する。 |
| Diamond |
3.14 |
Windows 10/11、Linux |
大半のデバイスで無償ライセンス |
M |
S〜M |
ECP5、MachXO2、MachXO3。3.14でシミュレーションがQuestaSim OEM版に移行し、ライセンスの再生成が必要。 |
EfinixとGowin
| ツール |
バージョン |
OS |
ライセンス階層と無償範囲 |
サイズ |
コンパイル |
備考 |
| Efinity |
2026.1 |
Windows 10/11、Ubuntu LTS |
アカウント登録後に無償。1つのライセンスで全TrionおよびTitaniumデバイスをカバーし、保守更新も無償。 |
M |
S〜M |
2026.1でパーティションプランナー(ベータ)と高速化した配置配線を追加。 |
| Gowin EDA |
1.9.12(1.9.12.04ビルド、2026年9月) |
Windows、Linux、macOS(Education版) |
Education版はライセンスファイル不要だが対応デバイスとIPが少ない。Standard版はGowinに申請する無償ライセンスが必要で、全デバイスをカバー。 |
M |
S〜M |
CH552 USBブリッジ搭載のTang NanoボードにはStandard版が必要。 |
オープンソース
| ツール |
バージョン |
OS |
ライセンス |
サイズ |
コンパイル |
備考 |
| Yosys |
0.71(2026年11月) |
Linux、macOS、Windows |
ISC、無償 |
S |
S |
合成、月次リリース。Verilog 2005とSystemVerilogのサブセットを読み、VHDLはGHDLプラグイン経由。 |
| nextpnr |
0.11.1 |
Linux、macOS、Windows |
ISC、無償 |
S |
S |
配置配線。アーキテクチャファミリごとに1バイナリ、加えてGowinとGateMateに使う汎用バックエンドhimbaechel。 |
| Verilator |
5.054(2026年11月) |
Linux、macOS、WSLまたはMSYS2経由のWindows |
LGPL-3またはArtistic、無償 |
S |
S(C++にコンパイルするため初回ビルドは長め) |
最速のオープンシミュレータ。2状態で、バージョン5からタイミング対応。 |
| Icarus Verilog |
13.0 |
Linux、macOS、Windows |
GPL-2、無償 |
S |
S |
イベント駆動のVerilogとSystemVerilogサブセット。大規模設計では遅いが、インストールが簡単。 |
| GHDL |
6.0.0(2026年3月) |
Linux、macOS、Windows |
GPL-2、無償 |
S |
S |
3種のバックエンド(mcode、LLVM、GCC)を持つVHDL-2008シミュレータ。yosysプラグインでVHDL合成が可能。 |
| cocotb |
2.1.0 |
Python 3.9以降が動く環境すべて |
BSD-3、無償 |
S |
該当なし |
Icarus、Verilator、GHDL、QuestaなどをPythonのテストベンチから駆動。2.0のAPIは1.xのテストベンチと互換性がない。 |
| OSS CAD Suite |
nightly |
Linux、macOS、Windows |
混在、無償 |
M |
該当なし |
上記すべてを1アーカイブにまとめたYosysHQのバンドル。最も簡単なインストール方法。 |
オープンソースツールが対応するデバイスは?
ここでの「対応」とは、Yosysとnextpnrまたはそれに相当するオープンフローで、ベンダーツールなしにVerilogからビットストリームまで到達できることを指します。
| ベンダーとファミリ |
プロジェクト |
本稿執筆時点の状況 |
備考 |
| Lattice iCE40(全品種) |
IceStorm |
成熟 |
基準となるフローで、量産品にも使われている。 |
| Lattice ECP5 |
Project Trellis |
成熟 |
SERDESとDDRプリミティブに対応。最も高機能なオープンターゲット。 |
| Lattice Nexus(CrossLink-NX、Certus-NX、CertusPro-NX) |
prjoxide |
実用可能 |
ECP5より実績が少ない。一部のハードブロックは未対応。 |
| Gowin GW1N、GW1NR、GW2A、GW5A |
Apicula(nextpnr-himbaechel) |
GW1NとGW2Aは実用可能、GW5Aは改善中 |
Tang NanoとTang Primerボードが主なターゲット。 |
| AMD 7シリーズ(Artix、Kintex、Zynq-7000) |
openXC7経由のProject X-Ray |
実験的〜実用可能 |
ファブリックとブロックRAMは動作、DSPとトランシーバーは限定的。UltraScaleは非対応。 |
| AMD Spartan-6以前 |
なし |
非対応 |
|
| Altera Cyclone V |
Mistral |
実験的 |
ファブリックは文書化済み、配置配線はまだ未成熟。 |
| Altera Agilex、Stratix、Arria |
なし |
非対応 |
|
| Microchip PolarFire、SmartFusion2 |
なし |
非対応 |
Microchip独自のフローのみ。 |
| Efinix Trion、Titanium |
なし |
非対応 |
Efinityが無償なので需要が小さい。 |
| QuickLogic EOS S3、PolarPro 3 |
QuickLogicオープンフロー(YosysとVPR) |
実用可能 |
オープンフローを主要ツールとして出荷している唯一のベンダー。 |
| Cologne Chip GateMate |
Yosysとnextpnr-himbaechel、またはベンダーの配置配線 |
実用可能、ベンダーがサポート |
|
シミュレーションとネットリストへの合成はどのベンダーでも動作します。この表はビットストリームの生成についてのみ述べています。
出典