Efinix
配線リソースの豊富なQuantumアーキテクチャを持つ新興ベンダー。40 nmの低コストTrion、ハードRISC-Vコアを備えた16 nmのTitanium、無償で軽量なEfinityツールチェーンを提供します。
| 本社 | サンタクララ（カリフォルニア州、米国） |
|---|---|
| ウェブサイト | www.efinixinc.com/ |
| ツールチェーン | Efinity（合成、配置配線、Interface Designer、デバッガ）、Efinity RISC-V組み込みソフトウェアSDK |
| ライセンス | Efinityは本稿執筆時点で全デバイス向けに登録後無償、ノードロック |
| 更新 | 2026年11月13日 |
デバイスファミリ #
| ファミリ | プロセス | ロジック | 位置づけ |
|---|---|---|---|
| Trion (T4 to T120) | 40 nm | about 4k-112k logic elements | 低コスト、低消費電力、小型パッケージ |
| Titanium (Ti35 to Ti375, larger parts announced) | 16 nm | about 36k-370k logic elements shipping, parts up to about 2M announced | 16 Gb/s SERDES、ハードDDR、大型デバイスにはハードRISC-Vを備えた高性能品 |
概要
このページは、知名度の低いベンダーを大手2社と比較検討するエンジニア、そして通常のLUTと配線スイッチのパターンの模倣ではないFPGAアーキテクチャに関心のあるすべての人のためのものです。Efinixは2012年にサンタクララで設立され、2018年に最初のTrionデバイスを出荷し、2020年に16 nmのTitaniumファミリを続けました。同社の主張は、XLRセルを論理としても配線としても使えるQuantumアーキテクチャは、従来のファブリックより機能あたりのシリコンが少なくて済み、同じ容量でより低いコストと消費電力を達成するというものです。主に民生、産業、医療画像、エッジビジョン製品に販売しており、MIPIカメラブリッジングで特に支持を集めてきました。
Efinixは小規模ですが、複数世代を出荷している本格的なベンダーであり、そこまで到達できなかった資金豊富なFPGAスタートアップ数社より先を行っています。
ツールチェーン
インストールするのはEfinityで、64ビットWindowsとLinux（UbuntuとRHEL互換）で動作します。インストールサイズは慣れ親しんだ数十GBではなく約1 GBで、中規模のTrion設計のコンパイル時間は数十分ではなく数分です。ライセンスは本稿執筆時点で無償で、マシン識別子にノードロックされ、最大のTitaniumデバイスを含むあらゆるデバイス向けにWebサイトを通じて発行されます。
このフローには初心者を驚かせる特徴があります。トップレベルのI/O、PLL、DDRコントローラ、MIPI、SERDESはInterface DesignerというGUIで設定し、これがペリフェラルのテンプレートを生成します。RTLはそのペリフェラルと通常のポートで通信し、RTL内でI/OバッファやPLLをインスタンス化することはできません。受け入れてしまえばすっきりしたやり方ですが、ピンの変更のたびにGUIまたはそのXMLファイルを往復することになります。
Efinityにはシミュレータが同梱されていません。Efinixが提供するシミュレーションモデルを使って、Icarus Verilog、Verilator、ModelSim、Questaを使います。Efinity DebuggerはILAに似たロジックアナライザと仮想I/Oツールです。RISC-V SDKはSapphireソフトSoC（VexRiscvベース）とTitanium上のハードコア向けのソフトウェアをビルドします。
難点は、IPカタログが小さいこと、サードパーティのドキュメントが手薄なこと、HLSがないこと、そしてフォーラムの質問がしばらく回答されないままになるほどコミュニティが小さいことです。
最初に使うボード
- Trion T20開発キットはベンダーの基本ボードで、Interface Designerのフローを学ぶのに十分なI/Oがあります。
- Titanium Ti60開発キットはLPDDR4、MIPI、カメラコネクタを追加しており、ビジョンの作業向けです。
- Xyloniはホビー価格の小型T8ボードで、あまり費用をかけずに最初に試すのに向いています。
移行メモ
AMDやAlteraから移ってくる場合、最大の違いはInterface Designerです。インスタンス化するIBUF、OBUFDS、MMCM、IOPLLプリミティブはありません。代わりに、各ピン、PLL、メモリインターフェースをGUIで定義し、RTLのポート名を割り当て、ツールに境界を生成させます。クロックはそこで定義したPLLから来て、選んだ出力名がトップレベルのクロックポートになります。
タイミング制約は通常のcreate_clockとset_input_delayコマンドを使うSDCファイルで、Efinityのタイミングアナライザは見慣れた形式で報告します。メモリとDSPはRTLから推論され、Efinixは両方のコーディングテンプレートを公開しています。ロジックエレメントはレジスタ付きの4入力LUTなので、リソース数は6入力LUTデバイスと1対1では比較できません。同じ機能に対してAMDの論理セル1個あたりおよそ1.5から2個のTrion LEを見込んでください。
ブロックデザインのキャンバスはありません。SoCが必要なら、ウィザードでSapphire RISC-V SoCを生成します。これは見慣れたAXIとAPBバスを使います。
注意点
デバイスの入手性と納期は変動しており、大型のTitaniumデバイスはTrionラインより新しく、現場での実績が少ないです。XLRアーキテクチャのため、高密度設計では配線使用率が高くなることがあり、タイミング収束は他のファブリックでの経験から予想されるのとは異なる振る舞いをします。Interface Designerの設定はXMLファイルに保存され、バージョン管理でのマージがうまくいきません。ドキュメントは十分ですが短く、多くの回答は公開フォーラムではなくベンダーのサポートポータルにあります。サードパーティIPベンダーがEfinix版を持っている可能性は低いので、自分で書く分を多めに見込んでください。