QuickLogic
組み込みFPGA IPと超低消費電力センサーデバイスに注力する小規模ベンダー。オープンソースツールチェーンを公式フローとして採用した初のベンダーとして知られます。
| 本社 | サンノゼ(カリフォルニア州、米国) |
|---|---|
| ウェブサイト | www.quicklogic.com/ |
| ツールチェーン | Aurora(F4PGA由来のオープンソースYosysとVPRベース)およびAurora Pro(Synopsys Synplifyを追加)、EOS S3ソフトウェア向けQORC SDK、eFPGA IP向けAustralisジェネレータ |
| ライセンス | AuroraとQORC SDKは無償かつオープンソース。eFPGA IPは本稿執筆時点でプロジェクトごとにライセンス |
| 更新 | 2026年11月13日 |
デバイスファミリ #
| ファミリ | プロセス | ロジック | 位置づけ |
|---|---|---|---|
| EOS S3 | 40 nm | about 2.4k logic cells | センサー処理用の小型eFPGAファブリックを備えたCortex-M4F MCU |
| PolarPro 3 | see datasheet | about 1k-5k logic cells, see datasheet | 超低消費電力のセンサーハブおよびブリッジングFPGA |
| ArcticPro eFPGA IP | 65 nm to 22 nm | sized per customer | 顧客SoC向けの組み込みFPGAブロック |
| Australis eFPGA generator | various | sized per customer | 選択したノードとサイズのeFPGA IPを生成するツール |
概要
このページは、組み込みFPGA(eFPGA)IP、超低消費電力のセンサー処理、またはオープンソースツールチェーンを主要フローとして扱うベンダーに関心のあるエンジニアのためのものです。QuickLogicは1988年に設立され、最初の数十年は軍事・産業顧客向けのアンチヒューズFPGAに、その後は低消費電力の民生ブリッジングデバイスに費やしました。2019年頃に方向転換し、チップ設計者がASIC内にプログラマブルロジックのブロックを配置できるeFPGA IPのライセンス供与と、常時オンのセンサータスク向けにCortex-M4Fと小型ファブリックを備えたマイクロコントローラであるEOS S3に向かいました。
2020年にQuickLogicは、オープンソースフローを公式の開発ツールとした初のベンダーとなり、ビットストリームのドキュメントをSymbiFlow(現F4PGA)に提供しました。依然として小さな企業ですが、eFPGAやオープンツールに関心があるなら知っておく価値があります。
ツールチェーン
EOS S3向けにはQORC SDKをインストールします。これはZephyrとFreeRTOSのボードサポート、フラッシュプログラマ、サンプルアプリケーションを含むGitHubリポジトリです。FPGAフローはAuroraで、合成にYosys、配置配線にVPR(VTRプロジェクト由来)を使うQuickLogicのパッケージであり、S3ファブリック向けのF4PGAアーキテクチャファイルを含みます。すべて無償でLinux上で動作し、Windowsインストーラーもあります。プロプライエタリな合成、ライセンスサーバー、登録はありません。
eFPGA IPについては、Australisジェネレータが選択したファウンドリノード、セルライブラリ、ファブリックサイズに対してIPと対応するツールチェーンを生成します。これはダウンロードではなく商業的な契約です。
難点: VPRは研究用ツールであり、実行時間と結果の品質は商用ツールに劣ります。S3ファブリックは小さいので、センサー前処理やカスタムペリフェラル以上のものはあまり作れません。ベンダーのドキュメントはGitHubのREADMEといくつかのアプリケーションノートに分散しています。
最初に使うボード
- QuickFeatherはEOS S3、マイク、加速度センサー、気圧センサーを備えたオープンハードウェアのFeather形式ボードで、tinyMLの実験向けに設計されています。
SparkFunは同じデバイスを載せたThing Plusボードを販売しており、SensiMLは自社の機械学習ワークフロー向けのキットを提供していますが、本稿執筆時点で探すべきはQuickFeatherです。PolarPro 3ラインには公開されているボードはありません。
移行メモ
AMDやAlteraから移ってくる場合、ベンダーのプロジェクトファイルについて知っていることはほとんど忘れてください。設計はVerilogファイル、.pcfピン制約ファイル、そしてコマンドラインまたはMakefileです。合成はYosysなので、サポートされるVerilogのサブセットはYosysがサポートするもの、すなわちVerilog-2005の大部分とSystemVerilogの有用な部分です。VHDLにはYosys用のGHDLプラグインが必要です。
S3ファブリックは論理セルにまとめられた4入力LUT、いくつかの8 kbit RAMブロック、2つの乗算器を持ちます。ファブリック内にPLLはなく、クロックはMCUのクロックツリーから来て、固定のインターフェースを通じてファブリックに渡されます。ファブリックはAHB-Liteのwishbone風ブリッジを通じてCortex-M4Fと通信し、レジスタマップはテクニカルリファレンスマニュアルに文書化されています。VPRのタイミング解析は動作しますが基本的なもので、完全なSDCではなく単一の目標周波数を使います。
eFPGA IPを評価しているなら、比較対象はディスクリートFPGAではなくAchronix Speedcore、Flex Logix EFLX、Menta eFPGAです。eFPGAのトピックページを参照してください。
注意点
QuickLogicは小規模な上場企業で、優先事項が何度も変わってきたので、EOS S3に後継が出ないかもしれません。オープンソースフローは透明性の面では強みですが、結果の品質の面では弱みであり、代替となる商用フローはありません。S3ファブリックは現代の基準ではどう見ても極小で、その中でソフトプロセッサを動かそうと期待する初心者は失望するでしょう。QuickFeatherとThing Plusの在庫は断続的でした。eFPGA IPの評価には秘密保持契約と実際のプロジェクトが必要なので、ホビーユーザーはAustralisを試すことができません。