AMDがシリコン裏面に保護ダイを接合したVersal TRデバイスを発表

AMDは2026年11月12日、Versal耐タンパー（TR）デバイスを発表しました。2VE3358TR、2VE3558TR、2VE3858TRの3製品は、Versal AI Edge Series Gen 2アダプティブSoCをベースに、センサーベースの第2の保護ダイを3Dアクティブオンアクティブパッケージングでコンピュートダイに接合したものです。保護ダイはシリコンの裏面全体を覆い、物理攻撃を検出し、改ざんや取り外しがあればデバイスの起動を止めます。AMDは、これにより裏面保護を内蔵した初のアダプティブSoCまたはFPGAデバイスになると述べており、この主張は競合製品に対する2026年11月の自社比較に基づいています。

コンピュート部分は標準品と変わりません。Armコア、AIエンジン、プログラマブルロジックで構成され、最大229,000 DMIPS、最大369 INT8 TOPS、最大543,000 LUTです。各TRデバイスにはフットプリント互換の標準品があるため、出荷中のVersal AI Edge Gen 2製品で設計を進め、合成や配置配線をやり直すことなく移行できます。セキュリティ面の追加点は、耐量子署名アルゴリズムML-DSAとSLH-DSAのハードウェアアクセラレーション、複数の署名方式を受け入れるハイブリッドブートフロー、改良されたグリッチ検出器と2つの電圧レールを同時に監視する新しい直交検出器、そして保存された鍵を保護するメモリ素子の経年劣化センサーです。対象市場は防衛、重要インフラ、データセンターネットワーキング、金融技術です。サンプル出荷は2027年下半期、量産は2028年上半期の見込みです。脚注には、耐タンパー（tamper-resistant）は改ざん不可能（tamper-proof）を意味しないと記されています。

なぜ重要か

攻撃者が基板を薄くして下からトランジスタを探針で調べたり撮像したりする裏面攻撃は、長年FPGAの耐タンパーにおける厄介な穴でした。アクティブダイで裏面を遮蔽するのはロジックではなくパッケージングによる解答であり、AMDが防衛専用品ではなく主流製品でこれを行うのは注目に値します。フットプリント互換の開発経路は理にかなっています。ただし時間軸は長く、脅威モデルはまだ読めないドキュメントの中にあります。同じ日にarXivに投稿された論文は、オンチップの耐タンパーセンサー自体が回避され得ると論じているので、詳細を待ちましょう。