NanoXplore
耐放射線SRAM FPGAのフランスのベンダー。NG-Mediumから、Cortex-R52コアを備えた28 nm FD-SOIのNG-Ultraまで、欧州の宇宙分野の自立のためにESAとCNESとともに開発されました。
| 本社 | セーヴル（フランス） |
|---|---|
| ウェブサイト | www.nanoxplore.com/ |
| ツールチェーン | Impulse（旧称NXmapのNanoXplore設計スイート。合成、配置配線、ビットストリーム、nxpythonスクリプティング）、NXscopeデバッガ、NXcore IP、NG-Ultraプロセッサ向けのARMおよびサードパーティソフトウェアツール |
| ライセンス | Impulseは有償でノードロックまたはフローティング。評価ライセンスは本稿執筆時点で顧客と機関に発行 |
| 更新 | 2026年11月13日 |
デバイスファミリ #
| ファミリ | プロセス | ロジック | 位置づけ |
|---|---|---|---|
| NG-Medium | 65 nm | about 34k LUTs | 設計による耐放射線化を施した中規模の宇宙用FPGA |
| NG-Large | 65 nm | about 137k LUTs | ハードCortex-R5と6.25 Gb/s SERDESを備えたより大型の耐放射線FPGA |
| NG-Ultra | 28 nm FD-SOI | about 537k LUTs | クアッドCortex-R52と12.5 Gb/s SERDESを備えた欧州最大容量の耐放射線SoC FPGA |
概要
このページは、宇宙、防衛、高信頼性プログラムに携わるエンジニア、特に歴史的に耐放射線FPGAの供給が米国の輸出許可に依存してきた欧州のエンジニアのためのものです。NanoXploreは2010年にパリ近郊で設立され、フランス国立宇宙研究センター（CNES）、欧州宇宙機関（ESA）、欧州委員会の非依存プログラムの支援を受けて最初の耐放射線デバイスを開発しました。NG-Mediumが最初に飛行し、組み込みCortex-R5を備えたNG-Largeが続き、Airbus、Thales Alenia Space、STMicroelectronicsとのDAHLIAプロジェクトの成果であるNG-Ultraは、クアッドコアCortex-R52サブシステムと28 nm FD-SOIファブリックをもたらします。
デバイスはSRAMベースですが設計によって耐放射線化されています。コンフィギュレーションメモリとユーザーフリップフロップは放射線耐性のあるセル構造を使い、外部スクラビングなしでトータルドーズとシングルイベント効果に対する仕様が定められています。これはMicrochipのフラッシュデバイスとも、一部のAMD宇宙顧客が使う三重冗長SRAM設計とも異なるアプローチです。宇宙と高信頼性のトピックを参照してください。
ツールチェーン
インストールするのはImpulseで、古いドキュメントではNXmapと呼ばれるNanoXploreの設計スイートです。64ビットLinuxで動作し、Windows対応は遅れています。独自の合成、配置配線、タイミング解析、ビットストリーム生成を含み、主にPythonスクリプトから駆動し、結果の閲覧にGUIを使います。代替のフロントエンドとしてSynplify Proも使えます。NXscopeはファブリック内ロジックアナライザです。NG-LargeとNG-Ultraのプロセッササブシステムには標準のARMツールチェーンとNanoXploreのボードサポートパッケージを使い、RTEMSとLinuxの移植はパートナーから入手できます。
ライセンスは有償で、プログラムまたは機関に紐付けられ、ベンダーは個人ではなく宇宙機関や主契約企業との取引に慣れています。評価ライセンスは存在します。本稿執筆時点で無償エディションはありません。
難点は専門市場における小規模ベンダーに特有のものです。対応IPの一覧が短いこと、他社のTclフローとは異なるPython駆動のフロー、宇宙産業の読者を前提としたドキュメント、そして小さくほとんどが秘密保持契約下にあるユーザーコミュニティです。
最初に使うボード
- NG-Ultra開発キットはNG-Ultra向けのベンダー評価ボードで、プロセッササブシステム、メモリ、SERDES、デバッグコネクタが引き出されています。
NG-MediumとNG-Largeの開発キットもあり、フライト用デバイスを確定する前の地上機器やプロトタイピング向けに商用グレード版のデバイスも提供されています。ホビー価格のボードはありません。
移行メモ
欧州の宇宙チームの多くが出発点とするAMDから移ってくる場合、ファブリックはキャリーチェーン付きの4入力LUT、48 kbitのブロックRAM、24ビット×24ビット乗算器を持つDSPブロック、そして一連のPLLとグローバルクロックバッファです。したがってLUT数での容量は6入力LUTデバイスと直接比較できません。メモリとDSPの推論は機能しますが、NanoXploreはフライト設計ではコンフィギュレーションと保護のオプションが明示されるよう、プリミティブによるインスタンス化を推奨しています。
制約はXDCやSDCファイルではなくnxpython APIで設定しますが、タイミングについてはSDCのインポートがサポートされています。ピン配置、I/O規格、タイミング制約はプロジェクトオブジェクトのメソッド呼び出しになるので、スクリプト化されたフローには自然ですが、制約ファイルを期待していると驚きます。クロッキングは専用入力ピンを持つデバイスのPLLを使い、クロッキングウィザードに相当するものはありません。
緩和機能はデバイスに組み込まれているので、デフォルトではファブリックに三重モジュール冗長を追加しません。設計レベルで何かを追加するかどうかを決める前に、使うデバイスと軌道についての放射線レポートを確認してください。
注意点
同社は小規模で、ロードマップは宇宙機関の資金と少数の大型プログラムに依存しているので、過去にはスケジュールが遅れたことがあります。NG-Ultraは2025年末にESCC認定に達し、NG-Largeは本稿執筆時点でまだ認定中なので、飛行させる予定の正確なデバイスとパッケージについて最新のESCC状況を確認してください。ツールの成熟度は商用ベンダーに劣り、高密度設計でのタイミング収束にはベンダーサポートが必要だったと報告するエンジニアもいます。これらのデバイスにもフランスおよび欧州の管理に基づく輸出規則が適用され、商用版もそれを免れません。価格は宇宙グレードのデバイスに期待される範囲、すなわちデバイス1個あたり数千ユーロです。