Achronix
ハイエンド専業ベンダー。7 nmのSpeedster7tはハード2D NoC、GDDR6、400G Ethernetを組み合わせてデータセンターとネットワーク用途に向け、Speedcore eFPGA IPも提供します。
| 本社 | サンタクララ（カリフォルニア州、米国） |
|---|---|
| ウェブサイト | www.achronix.com/ |
| ツールチェーン | ACE（Achronix CAD Environment、Synplify Pro同梱）、Snapshotデバッガ、VectorPathカード用ソフトウェアスタック |
| ライセンス | ACEライセンスは有償でノードロックまたはフローティング。評価ライセンスは本稿執筆時点で要請に応じて提供 |
| 更新 | 2026年11月13日 |
デバイスファミリ #
| ファミリ | プロセス | ロジック | 位置づけ |
|---|---|---|---|
| Speedster7t (AC7t1500, AC7t800) | 7 nm | about 326k-692k 6-input LUTs | ハード2D NoC、GDDR6、PCIe Gen5、400G Ethernetを備えたデータセンター・ネットワーク向けアクセラレータFPGA |
| Speedcore eFPGA IP | 16 nm, 7 nm and others on request | sized per customer | 顧客ASIC向けの組み込みFPGAファブリック |
概要
このページは、従来のFPGAより多くのメモリ帯域を必要とする高スループットのアクセラレーション、パケット処理、機械学習推論に取り組むエンジニア、そして組み込みFPGA IPを評価するASIC設計者のためのものです。Achronixは2004年に設立され、2010年代初頭にIntelの22 nmプロセスで最初のSpeedsterデバイスを出荷しました。その後、複数の大口顧客にライセンス供与したSpeedcore eFPGA IPに集中し、2019年に7 nmのSpeedster7tで単体デバイスに戻りました。
同社の特徴は2次元のネットワークオンチップです。Speedster7tはPCIeやGDDR6インターフェースからのトラフィックをFPGAファブリック上で配線するのではなく、数十Tb/sの帯域を持つハードNoCで運び、ユーザーロジックはアクセスポイントで接続します。AMDのVersalも同様の考え方ですが、Achronixの方が先に出荷し、HBMではなくGDDR6と組み合わせているため、高メモリ帯域のコストが下がります。
ツールチェーン
インストールするのはACEで、64ビットLinuxとWindowsで動作します。合成はSynplify Proで、同梱されACEを通じてライセンスされます。配置配線、タイミング解析、ビットストリーム生成、ファブリック内デバッガのSnapshotはAchronix独自のものです。ライセンスは有償で、無償エディションはありません。評価ライセンスは取引のある顧客に提供されます。VectorPathアクセラレータカードにはPCIeドライバ、ランタイムライブラリ、そしてNoC、GDDR6、Ethernetをフレームワークで包んだリファレンス設計が付属し、そこにカーネルを接続できます。
IPライブラリはハードブロックをカバーしており、NoCアクセスポイント、GDDR6とDDR4コントローラ、400G Ethernet MAC、PCIe Gen5コントローラに加え、通常のソフトFIFO、メモリ、演算も含みます。AchronixのHLSツールはありませんが、サードパーティのHLSフローがこれを対象としたことはあります。
難点: ユーザーベースが小さいため公開されている例が少ないです。ACEは有能ですがVivadoほど洗練されていません。有償ライセンスとカードの価格により、個人にはこのプラットフォームは手が届きません。
最初に使うボード
- VectorPath S7t-VG6は唯一の主流Achronixボードで、AC7t1500、16 GBのGDDR6、4 GBのDDR4、2つのQSFP-DDケージを載せたPCIe Gen4 x16カードです。
低コストの評価ボードはありません。アーキテクチャを学びたいなら、最良の道はドキュメント、ACE評価ライセンス、公開リファレンス設計、または利用可能であればクラウドや大学のプログラムを通じたアクセスです。
移行メモ
AMDやAlteraから移ってくる場合、ファブリックは見慣れたものです。6入力LUT、ブロックRAM、そして内蔵アキュムレータと小さな付属メモリで整数行列演算を扱うDSPに似た機械学習プロセッサ（MLP）ブロックです。Synplify ProがRTLを合成するのでsyn_属性が適用され、タイミング制約は標準SDCです。物理制約はピンと配置コマンドを持つAchronix独自の.pdc形式です。
違いはシステムレベルにあります。GDDR6、DDR4、PCIe、Ethernetへのインターフェースは、ファブリック内の任意の位置にAXIインターフェースを提供するNoCアクセスポイントを通じて到達します。エッジのコントローラからダイを横切って512ビットバスを配線することはありません。まずNoCのトラフィックマップを設計し、次にカーネルを設計してください。MLPブロックはそれ向けに書かれた設計で真価を発揮します。従来の乗算加算チェーンもマッピングはされますが、カタログ上のスループットには達しません。
クロッキングは他の7 nmデバイスと同様にPLLとリージョナルトランクを持つグローバルクロックネットワークを通じて行い、NoCは独自のクロックで動作します。ブロックデザインのキャンバスはないので、トップレベルの結合はRTLで行います。
注意点
これは資金のあるエンジニアリングチーム向けのプラットフォームであり、ホビー用デバイスではありません。ファミリには2つのデバイスがあり、小さい方のAC7t800はボードのサポートが限られています。NoCは実際の利点ですが依存先でもあります。NoCモデルに合わない設計は利点の大半を失います。GDDR6はグラフィックス用メモリで、帯域は高いもののDDR4よりレイテンシが大きく、PCB設計ルールも厳しいです。公開ベンチマークはベンダー作成のものなので、採用前に自分のカーネルでテストしてください。サポートは迅速ですが公開フォーラムは小さく、ほとんどの知識は社内と主要顧客の内部にあります。